Оптимизация технологии изготовления и конструкции энергоэфективных КМОП ИС с использованием DDC транзисторов

01.04.2014

Оптимизация технологии изготовления и конструкции энергоэфективных КМОП ИС с использованием DDC транзисторов.

Компании SuVolta, Inc. и Fujitsu Semiconductor Ltd. объявили об изготовлении первой интегральной схемы  на основе КМОП транзисторов с глубоко обедненным каналом (Deeply Depleted Channel – DDC).  Новая ИС (процессор изображения) имеет более низкую (на 30%) потребляемую мощность и более высокую (примерно в  два раза) производительность в сравнении с существующими аналогами.  Конструкция транзистора обеспечивает более низкий (в 2-3 раза) коэффициент влияния подложки на пороговое напряжение и значительное снижение – на 60%- вариабельности  порогового напряжения  при сохранении выхода годных и надежности. В обычном транзисторе с легированным, обратно смещенным относительно подложки  каналом при уменьшении длины канала количество атомов легирующей примеси в канале уменьшается экспоненциально. Вследствие этого даже малые неоднородности распределения примеси в канале масштабированных транзисторов приведут к существенному различию электрических характеристик рядом расположенных приборов.  Ключевым отличием DDC транзистора от обычного МОП транзистора на объемной подложке является трехслойная структура области канала. Верхний, прилегающий к подзатворному диэлектрику слой, является собственно канальной областью; для снижения  вариабельности порогового напряжения эта область слабо или совсем не легируется. Легированный слой, определяющий пороговое напряжения, располагается ниже (дальше от затвора), благодаря чему уменьшается роль флуктуаций распределения легирующей примеси. Расположенный ниже третий сильнолегированный слой обеспечивает снижение короткоканальных эффектов и уменьшает коэффициент влияния подложки. Кроме того, этот слой обеспечивает повышение выходного сопротивления транзистора, благодаря чему коэффициент усиления аналоговых усилителей возрастает до 4-х раз. Использование DDC структуры  транзистора позволяет снизить напряжение питания на 25% с 1,2 В до 0,9В и потребляемую мощность на 50% с тем же быстродействием, что и у аналогичных схем на традиционных транзисторах. Также обеспечивается   повышение быстродействия на 35% при том же энергопотреблении, что и у традиционных схем. [IEEE MICRO, March/April 2014. http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=40] Результаты сотрудничества компании SuVolta с несколькими фабриками при освоении  разработанной 28-нм технологии станут известны в следующем году.  Следует отметить, что от растущего влияния вариабельности порогового напряжения при масштабировании удалось частично избавиться при использовании двух других технологий - FinFET  и  FDSOI (полностью обедненный кремний на изоляторе). Однако эти технологии характеризуются значительно более высокой сложностью в производстве.

http://www.radiolocman.com/news/new.html?di=151555